Wielkie krzemowe plany
-
- 27.10.2003
IBM
IBM wykorzystał konferencję do uchylenia rąbka tajemnicy na temat procesorów POWER5 i POWER5+, których premiera jest planowana na przyszły rok. Pierwszy z zapowiadanych układów ma być wytwarzany w technologii 0,13 µm z wykorzystaniem SOI (Silicon On Insulator), drugi zaś w technologii 0,09 µm. Podobnie jak POWER4
POWER5 będzie zawierał dwie jednostki wykonawcze i zintegrowany kontroler pamięci DRAM (obsługujący do 1024 GB). Pojemność wewnętrznej pamięci podręcznej drugiego poziomu zostanie zwiększona z obecnych 1,44 MB do 1,92 MB. Oprócz tego dodatkowa, zewnętrzna pamięć podręczna trzeciego poziomu zostanie zintegrowana z pamięcią drugiego poziomu, tzn. będzie dla procesora dostępna bez pośrednictwa kontrolera DRAM, a jednocześnie układy będą wykonywały dwa razy więcej instrukcji (2 grupy po 5 rozkazów) w jednym cyklu zegara niż układy POWER4. W efekcie wydajność przetwarzania instrukcji SMT (Symmetric Multithreading) przez POWER5 ma być większa niż w POWER4 co najmniej o 40%. Układy POWER5 zostały zaprojektowane głównie z myślą o serwerach. IBM będzie je oferować w postaci czteroprocesorowych modułów, z których każdy zostanie wyposażony w 36 MB pamięci trzeciego poziomu. Obecny poziom rozwoju technologii serwerowej IBM przewiduje możliwość połączenia do 16 modułów w ramach jednego urządzenia, a więc pozwala budować serwery zawierające do 128 procesorów (rdzeni). IBM nie wyklucza jednak wprowadzenia na rynek układów będących de facto uproszczonymi układami POWER5 - zawierającymi jeden rdzeń i przeznaczonymi dla komputerów Apple'a. Obie firmy są jednak wstrzemięźliwe w ujawnianiu jakichkolwiek informacji na ten temat. Podobnie tajemnicą jest okryta wydajność układów POWER 5 czy nawet częstotliwość ich taktowania.
SPARC
Sun Microsystems i Fujitsu Microelectronics zaprezentowały nowe generacje układów SPARC. Sun oficjalnie zapowiedział wprowadzenie do oferty procesorów UltraSparc IV zawierających dwa rdzenie procesorów UltraSparc III umożliwiające równoległe wykonywanie dwóch zestawów instrukcji. Układy mają być wytwarzane w technologii 0,13 µm i taktowane zegarem 1,2 GHz.
Układy są wyposażone w 16 MB zewnętrznej pamięci podręcznej drugiego poziomu i - według Suna - ich wydajność ma być od 1,6 do 2 razy większa w stosunku do obecnych modeli UltraSparc III. Nowe układy zachowają sprzętową i elektryczną zgodność z montowanymi obecnie w serwerach Sun Microsystems płytami głównymi, co pozwoli na ich łatwe skalowanie.
Sun wciąż nie ujawnia szczegółów bardziej dalekosiężnych planów odnośnie do procesorów. Wiadomo jedynie, że w 2006 r. mają się pojawić układy Niagara wyposażone w 8 zintegrowanych jednostek CPU oraz nowe, również wieloprocesorowe, układy dedykowane do obsługi systemów wymagających szczególnie wysokiej wydajności (np. baz danych).
Przedstawiciele firmy zapowiadają, że kolejnym krokiem w rozwoju mikroprocesorów będzie integracja w ramach procesorów interfejsów sieciowych. Takie układy będą zawierać jednostki CPU, pamięć DRAM i złącza sieciowe na jednej płytce krzemowej, tworząc w ten sposób prawie kompletny system komputerowy (tzw. układy system-on-a-chip).
Fujitsu przedstawiło na konferencji wstępne dane na temat układów Sparc64 VI, które mają się pojawić w serwerach (m.in. Fujitsu-Siemens) w 2005 r. Sparc64 VI to układy dwurdzeniowe taktowane zegarem 2,4 GHz i wyposażone w 6 MB pamięci podręcznej drugiego poziomu. Firma zamierza wytwarzać je w procesie 0,09 µm.
Równolegle z wysiłkami mającymi na celu usprawnienie układów obliczeniowych opartych na półprzewodnikach krzemowych w wielu miejscach na świecie trwają prace nad stworzeniem nowych, alternatywnych technologii produkcji mikroprocesorów. Na łamach najnowszego Journal of American Chemical Society naukowcy z Rice University, Pennsylvania State University, North Carolina State University oraz University of California opisali metody wytwarzania układów logicznych składających się z pojedynczych cząsteczek, a nawet atomów złota.
Metod budowania układów logicznych na poziomie molekuł jest kilka. Jedna z nich przewiduje stworzenie rozległej sieci, na którą składa się wiele pomniejszych siatek utworzonych z ultracienkich "drutów". Siatki są połączone miniaturowymi "przełącznikami", które w zależności od wysokości przyłożonego napięcia przewodzą lub nie przewodzą prądu.
Inna metoda polega na umieszczeniu luźnej grupy atomów złota pomiędzy dwoma punktami przewodzącymi. Przyłożenie napięcia do tych punktów powoduje ułożenie się nie uporządkowanych cząsteczek w strukturę przewodzącą, którą naukowcy określają mianem mikrokomórki. Co ciekawe, te same cząsteczki mogą, w zależności od warunków, formować układy odpowiadające funkcjonalnie zarówno obwodom logicznym procesora, jak i obwodom pamięciowym, co daje możliwości analogiczne do stosowanych obecnie programowalnych układów typu FPGA.
Gęstość upakowania takich obwodów jest mniej więcej dziesięciokrotnie większa niż w przypadku obwodów współczesnych procesorów krzemowych. Jednak na razie nowe struktury działają znacznie wolniej niż dzisiejsze półprzewodniki. Mimo to te samoporządkujące się układy atomów charakteryzują się relatywnie dużą trwałością, co sprawia, że mogłyby znaleźć zastosowanie tam, gdzie ważna jest nie tyle szybkość przetwarzania, ile możliwość tymczasowego przechowania informacji, mimo braku napięcia, np. jako zamienniki dla dzisiejszych pamięci typu Flash.
Autorzy
Wiesław Pawłowicz Computerworld
Absolwent wydziału Fizyki UW. Po kilkunastu latach pracy w Instytucie Fizyki Plazmy w Warszawie oraz Instytucie Problemów Jądrowych w Świerku, od 1992 roku pracuje w IDG Poland na różnych stanowiskach, obecnie jako redaktor w Computerworld. Główny obszar zainteresowań dotyczy technologii IT.
Więcej: Wiesław Pawłowicz
