Procesowy następca tronu

Procesor P5, nowy produkt firmy Intel, ma ujrzeć światło dzienne podobno jeszcze w tym roku. Po serii procesorów 286, 386 i 486 Intel nie chce go nazwać symbolem 586 ze względu na zasadnicze zmiany w konstrukcji i działaniu.

Procesor P5, nowy produkt firmy Intel, ma ujrzeć światło dzienne podobno jeszcze w tym roku. Po serii procesorów 286, 386 i 486 Intel nie chce go nazwać symbolem 586 ze względu na zasadnicze zmiany w konstrukcji i działaniu.

Pierwsza wersja P5, ma osiągać szybkość równą 100 MIPS (milionów instrukcji/s) przy 66 MHz. Obecnie dostępne na rynku procesory opisane są wartością 54 MIPS dla procesora 486DX2/66-33 MHz i 3 MIPS dla 286/12 MHZ.

Procesor P5 będzie używał 32-bitowych instrukcji oraz 64- bitowej szyny danych. Zmusi to wielu twórców dotychczasowych PC do dostosowania swoich konstrukcji do 64 bitowej szyny I/O. Niektórzy, jak Compaq ze swoją architekturą TriFlex, dostosowaną do 32-bitowej EISA, 32/64-bitowej szyny procesora oraz do 128-bitowej szyny współpracy z pamięcią, będą mogli już "z marszu" uruchomić komputery skonstruowane wokół P5. Pamiętamy, że niedawno Compaq zdradził dla P5 porozumienie ACE (Advanced Computing Environment). Również DEC oferuje rodzinę komputerów DECpc 400ST i zapewnia w nich upgrade sprzętowy do procesora P5.

Mikroprocesor P5 wykonany jest przy użyciu technologii BiCMOS (Bipolar Complementary Metal-Oxide Semiconductor). Technologia ta umożliwi w przyszłości pracę P5 przy częstotliwości 100-150 MHz. Uważa się, że dla dotychczas stosowanej technologii CMOS częstotliwością graniczną jest 66 MHz.

Procesor P5 zachowuje się jak układ o architekturze superskalarnej, wykonujący dwie instrukcje w trakcie jednego taktu zegara. Dla porównania, procesor 386 potrzebował dwóch cykli zegara na wykonanie jednej instrukcji, a 486 - jednego cyklu zegarowego. Architektura superskalarna była, jak do tej pory, związana z procesorami typu RISC. Procesor P5 jest pierwszym procesorem typu CISC (Complex Instruction Set Computer) o architekturze superskalarnej, co osiągnięto przez scalenie w P5 dwóch oddzielnych zespołów, równolegle przetwarzających instrukcje. Wbudowana wewnątrz P5 pamięć podręczna cache 16 kB zabezpiecza równą pracę tych dwóch zintegrowanych jednostek.

Wszystkie programy, uruchamiane do tej pory w komputerach z procesorami 386 i 486, będą również działały z P5. Firma Intel przekazała firmom softwarowym założenia niezbędne do opracowania kompilatorów.


TOP 200