Wedle Rattnera, w ciągu najbliższych kilku lat Intel zupełnie odejdzie od obowiązującej dotychczas filozofii projektowania CPU. Wszystko po to, by usatysfakcjonować użytkowników żyjących w czasach "ery tera-", czyli ery, w której w każdej sekundzie przetwarzane będą terabajty danych.

W obudowie procesora, oprócz rdzeni, zaczną pojawiać kolejne elementy. Jednym z pierwszych będzie kontroler pamięci, gdyż to on w największym stopniu ogranicza potencjał nowych procesorów (z tego też powodu AMD już zdecydowało o włączeniu go w CPU).

Zobacz również:

• Biały Dom wyda zasady dotyczące sztucznej inteligencji
• 10 błędów, które mogą zablokować innowacje IT
• Skuteczne sposoby na przyśpieszenie komputerów Mac

To jednak nie koniec zmian, twierdzi Rattner - po kontrolerze przyjdzie czas na układ sieciowy. Aktualne prace nad zintegrowaniem go z pamięcią cache CPU są na tyle zaawansowane, że umożliwiły stworzenie technologii I/O Acceleration Technology, dzięki której udało się lepiej wykorzystać przepustowość magistrali. I/O AT ma się pojawić w Xeonie o kodowej nazwie Dempsey już w przyszłym roku.

Rattner podkreśla jednak, że innowacje będą pojawiać się stopniowo. Część z nich da się zrealizować dopiero wtedy, gdy Intel zacznie wykorzystywać technologie 45- i 32-nanometrów. Ma to się stać - odpowiednio - w latach 2007 i 2009.