Intel zapowiada kolejne układy IPU

Firma dołącza tym samym do wiodących dostawców rozwiązań tego typu, jak Nvidia, AWS czy AMD, które rozwijają inteligentne układy typu smartNIC czy DPU (Data Processing Unit), projektując je z myślą o obsługiwaniu definiowanych programowo chmurowych usług, zwirtualizowanych sieci komputerowych oraz pamięci masowych.

Firma zaprezentowała ostatnio na konferencji Intel Vision swoje najbliższe plany dotyczące takich układów określanych skrótem IPU (Infrastructure Processing Unit). Pierwsze intelowskie układy IPU miały konstrukcję prostych modułów integrujących ze sobą procesor Xeon z modułem FPGA. Z czasem przekształciły się w rozbudowane układ ASIC, który można programować i kontrolować ich pracę za pomocą bazującego na otwartym kodzie oprogramowania Infrastructure Programmer Development Kit (w skrócie IPDK).

Oprogramowanie IPDK działa w systemie Linux i wykorzystuje standardowe narzędzia programistyczne, takie jak SPDK czy DPDK, które pozwalają programistów budować usługi wirtualizujące sieci oraz systemy pamięci masowych.

Zobacz również:

  • Dzięki tej umowie na polski rynek trafią nowoczesne urządzenia do magazynowania energii elektrycznej
  • Intel ARC z kolejnymi problemami - wersje desktop opóźnione

Firma zapowiedziała na konferencji Intel Vision, że przystępują do opracowywania układów IPU kolejnej generacji, które będą w stanie sprostać zadaniom stawianym przez usługi wykorzystujące technologię SI (sztuczna inteligencja). Nakreśliła mapę drogową rozwoju takich układów i poinformowała, że jeszcze do końca roku wprowadzi do oferty dwa nowe układy IPU o przepustowości rzędu 200 Gb/s.

Pierwszy układ nosi kodową nazwę Mount Evans i został opracowany we współpracy z grupą Google Cloud. Układ można instalować w szybkich serwerach obsługujących nawet największe centra danych. Układ zawiera bardzo wydajny sprzętowy akcelerator, dlatego może wchodzić w skład interfejsów obsługujących pamięci masowe NVM zbudowane na bazie technologii Intel Optane.

Drugiemu układowi Inel nadał kodową nazwę Oak Springs Canyon, instalując na nim chip FPGA nowej generacji (Agilex) oraz procesor Xeon D. Z racji dużej wydajności może on obsługiwać każdy rodzaj sieci, gdyż można go programować w dowolny sposób, wspierając wtedy nawet niestandardową logikę. Oferuje możliwość odciążanie funkcji wirtualizujących sieci oraz funkcji wspierających operacje przechowywania danych. Może więc wchodzić w skład takich rozwiązań jak wirtualne przełączniki czy interfejsy NVMe.

Intel zapowiedział już dwa układy IPU trzeciej generacji, którym nadał kodowe nazwy Mount Morgan i Hot Springs Canyon. Wprowadzi je do oferty pod koniec 2023 roku i informuje, że będą miały przepustowość dochodzącą do 400 Gb/s. Natomiast w 2025 w ofercie firmy pojawi się układ IPU o przepustowości 800 Gb/s.

W celu komercyjnej reprodukcji treści Computerworld należy zakupić licencję. Skontaktuj się z naszym partnerem, YGS Group, pod adresem [email protected]

TOP 200