Intel pokazał nową technologię pakowania układów scalonych
-
- Janusz Chustecki,
- 12.07.2019, godz. 08:52
Firma zaprezentowała w tym tygodniu w San Francisco, w przededniu konferencji Semicon West, nową technologię integrowania ze sobą wielu układów scalonych w ramach jednego pakietu mającego strukturę 3D. Rozwiązanie nosi nazwę Co-EMIB (Co Embedded Multi-Die Interconnect Bridge ) i jest rozwinięciem opracowane wcześniej przez Intel, nieco prostszej technologii EMIB.
Technologia Co-EMIB powstała w wyniku połączenia dwóch wcześniejszych technologii (EMIB i Foveros) i pozwala budować stos 3D składający się z wielu warstw, każda realizujące różne zadania. Może to być określony rodzaj interfejsu czy jednostki obliczeniowej.
Ważnym elementem technologii Co-EMIB są opracowane przez Intel połączenia pełniące rolę interfejsów, przez które poszczególne warstwy stosu mogą porozumiewać się za sobą i wymieniać informacje. Noszą one nazwy ODI (Omni-Directional Interconnect) oraz MDIO.
Zobacz również:
- Akcje Intel spadają - winna rosnąca konkurencja w AI
- Powstała najnowocześniejsza na świecie fabryka chipów
Nowa technologia ma wiele zalet, wśród których najważniejszą wydaje się być możliwość upakowania na tej samej powierzchni dużo większej liczy układów scalonych. Trzeba jednak powiedzieć, że technologia Co-EMIB ma jeden słaby punkt. Chodzi o to, układy mające taką architekturę wydzielają dużo ciepła, które jest bardzo trudno od nich odbierać. Dlatego szybko nagrzewają się i w związku z tym muszą być intensywnie chłodzone.