Chip zawiera 8 rdzeni taktowanych częstotliwością 5 GHz, zdolnych obsługiwać obciążenia heterogeniczne klasy korporacyjnej. Jest to możliwe dzięki temu, że IBM zastosował w nim zupełnie nową infrastrukturę pamięci podręcznej (32 MB na każdy rdzeń) oraz obsługujących je połączeń. Układ może zawierać maks. 32 rdzenie i zawiera wtedy 22 mld tranzystorów.

Układ Telum (który został opracowany przez IBM we współpracy z firmą Samsung) zawiera aż 17 warstw i jest wytwarzany przy użyciu technologii 7 nanometrów. IBM zapowiada, że pojawi się oficjalnie w jego ofercie w pierwszej połowie 2022 roku. Charakterystyczną cechą układu jest to, że wchodzące w jego skład pamięci podręczne można ze sobą połączyć, tworząc w tej sposób wirtualną pamięć podręczną o pojemności 256. Również układy Telum można ze sobą łączyć się, tworząc wtedy wirtualną pamięć podręczną L4 o pojemności 2 GB.

Zobacz również:

• Powstał jeden z najszybszych na świecie akceleratorów aplikacji AI
• Technologia AI zyskała nowego sprzymierzeńca

Firma zapowiada, że pod koniec 2024 roku uruchomi produkcję układow Telum, które będą wytwarzane przy użyciu technologii 2 nanometrów. Ich wydajność będzie o ok. 45 % większa i będą bardziej energooszczędne, pobierając o 75% mocy mniej.