SMP i klastry dla NT

Unisys tworzy nowe rozwiązanie architektoniczne serwerów, łączące technologie SMP i klastrów.

Unisys tworzy nowe rozwiązanie architektoniczne serwerów, łączące technologie SMP i klastrów.

Przeszkodą w obsłudze przedsiębiorstwa przez systemy działające pod kontrolą Windows NT jest brak solidnych rozwiązań sprzętowych, zapewniających liniową skalowalność poza 4 procesory i obsługę więcej niż 2 węzłów w klastrze. Barierę tę przełamał m.in. Unisys, który rozpoczyna dostawy serwerów Aquanta ES2000 i ES5000 z 2 lub 4 procesorami Pentium II Xeon 450 MHz oraz z 2, 4 lub 8 procesorami Pentium III Xeon 500 MHz. Komputery ES5000 zawierają ponadto oprogramowanie do zarządzania systemami i optymalizacji wydajności.

Komputery ES2000 i ES5000 z 2 lub 4 procesorami Pentium II Xeon są już w sprzedaży. Komputery z 4 lub 8 procesorami Pentium III Xeon mają być dostępne jeszcze pod koniec pierwszego półrocza 1999 r.

Architektura CMP

Komórkowa architektura Cellular Microprocessing CMP jest oparta na wykorzystaniu gotowych zestawów procesorowych oferowanych przez Intel, które w połączeniu z technologiami stosowanymi przez Unisys w produkcji mainframe'ów mają zapewnić wysoką niezawodność, dostępność i dobrą skalowalność. Architekturę CMP zaprojektowano z myślą o 64-bitowym procesorze Merced, ale kwalifikuje się on również do obecnej generacji procesorów Intela: Pentium II i Pentium III.

System CMP składa się z 2, 4 lub 8 zestawów procesorowych (2 lub 4 procesory), połączonych za pośrednictwem wspólnej pamięci i korzystających ze wspólnych podzespołów we/wy. W celu zapewnienia dostatecznej wydajności - zamiast standardowej szyny - zestawy procesorowe, pamięć i we/wy są łączone przełącznicą krzyżową (crossbar) 4 x 4. Eliminuje ona problemy związane z dostępem do wspólnych zasobów pamięciowych, charakterystyczne dla konstrukcji SMP.

Ponieważ każdy z procesorów Xeon zawiera wbudowaną dużą pamięć podręczną II poziomu, w zestaw wbudowano dużą pamięć podręczną III poziomu o pojemności 16 MB dla Pentium II i 32 MB dla następnych wersji procesora. Każdy zestaw procesorowy współpracuje z lokalną jednostką pamięciową MSU o pojemności minimalnej 128 MB, maksymalnej 8 GB.

Przełącznica umożliwia również partycjonowanie systemu komputerowego na niezależne jednostki logiczne, działające pod kontrolą oddzielnych kopii systemu operacyjnego. Pojedynczy zestaw procesorowy może pracować pod kontrolą innej wersji systemu operacyjnego dla procesorów intelowskich, w tym Windows NT i SCO UnixWare.

System w całości zawiera 32 procesory z 8 modułami pamięci podręcznej III poziomu, 32 GB pamięci RAM i 96 kart we/wy.

W rozwiązanie architektoniczne CMP wbudowano wiele cech odporności na uszkodzenia i awarie sprzętowe. Pamięć i cache III poziomu mają wbudowane mechanizmy kontroli i korekcji błędów EEC oraz kontroli parzystości w ścieżkach przesyłania danych. Elektryczna izolacja modułów pozwala na ich wymianę, bez wyłączania systemu. Redundancja elementów zasilania i chłodzenia eliminuje ewentualne źródła uszkodzeń.

Współpraca partycji

System CMP, zawierający 32 procesory, może być skonfigurowany w różny sposób: jako jeden system SMP, cztery 8-procesorowe systemy SMP lub osiem 4-procesorowych systemów SMP (lub ich kombinacja).

Oprogramowanie do zarządzania systemem pozwala na elastyczny przydział zasobów pamięciowych do każdej partycji systemowej. Może ona mieć wyłączny dostęp do pewnego obszaru pamięci bądź wspólny dostęp z inną partycją oraz do jednego obszaru wspólnego dla wszystkich partycji. Pozwala to na wspólny dostęp do danych przez różne systemy operacyjne lub różne kopie tego samego systemu. Realizuje się w ten sposób klastry komputerowe, współpracujące za pośrednictwem szybkiej przełącznicy krzyżowej.

W celu komercyjnej reprodukcji treści Computerworld należy zakupić licencję. Skontaktuj się z naszym partnerem, YGS Group, pod adresem [email protected]

TOP 200