Pierwszy dwurdzeniowy układ Itanium 2 (nazwa kodowa Montecito) wejdzie na rynek kilka miesięcy później niż to pierwotnie zapowiadano, czyli dopiero w połowie 2006 r. Układ nie będzie też wspierać technologii Foxton (zarządzanie poborem mocy), a magistrala FSB (łącząca układ z pamięcią) będzie taktowana zegarem 533 MHz, a nie 667 MHz.

Druga istotna zmiana dotyczy przyszłych wielordzeniowych układów Xeon. Intel zmienia ich konstrukcję, wprowadzając do nich nową architekturę, dzięki której układy będą mogły szybciej wymieniać dane z otoczeniem.

Zobacz również:

• Powstała najnowocześniejsza na świecie fabryka chipów
• Trwa zacięta walka o prymat na rynku układów AI

Intel rezygnuje z układu Whitefield (wielordzeniowy układ Xeon przeznaczony dla serwerów zawierających cztery procesory i więcej), zastępując go układem Tigerton, który pojawi się na rynku w 2007 r.

Układ Tigerton będzie oparty na technologii wspierającej szybkie połączenia, dzięki którym każdy procesor będzie się mógł łączyć bezpośrednio z chipsetem obsługującym serwer. W budowanych obecnie wielordzeniowych układach Xeon wszystkie procesory mają tylko jedną ścieżkę dostępu do pamięci i muszą ją współużytkować.

Intel informuje też, że przyszła platforma Caneland (oparta na układzie Tigerton i towarzyszącym mu chipsecie) nie będzie zawierać jednego zunifikowanego gniazda, w którym można by instalować zarówno układy Xeon jak i Itanium. Intel pracuje już jednak nad taką platformą (a konkretnie nad chipsetem wspierającym jednocześnie układy Xeon oraz Itanium), która pojawi się prawdopodobnie razem z kolejnym procesorem noszącym nazwę Tukwila. Jest wielordzeniowy układ Itanium 2, który powinien wejść na rynek w 2008 r.