Silicon Graphic opracowuje trzy nowe generacje procesorów 64-bitowych dla superkomputerów.

Silicon Graphics planuje poprawić wydajność swych mikroprocesorów RISC MIPS przez zwiększenie pasma dostępu do pamięci i eliminację wąskich gardeł współpracy między procesorami w trzech kolejnych generacjach procesorów 64-bitowych: R12000 i dwóch nowych opracowań o roboczych nazwach H1 i H2.

R12000

Procesor R12000, który ma być produkowany na skalę masową w pierwszej połowie 1998 r., będzie działał z zegarem do 300 MHz. Zwiększy się także z 32 do 48 liczba instrukcji, które będą mogły być wykonywane poza normalną kolejnością (tzw. wykonywanie spekulatywne), nie czekając na wyniki z instrukcji poprzedzających. Aby przyspieszyć wykonywanie pętli, procesor R12000 będzie zawierał lokalny 32-pozycyjny bufor adresów skoku w pętli oraz zwiększoną tabelę przewidywania kierunku jej przebiegu. Te rozwiązania mają zapewnić szybsze wykonywanie instrukcji w jednostkach potokowych (pipeline) procesora oraz uniezależnić się od szybkości pamięci.

H1 i H2

Procesor H1 ma być dostępny produkcyjnie w pierwszej połowie 1999 r. Sześciokrotne (do 10) zwiększenie szerokości pasma przesyłania z pamięci do procesora 5 GB/s (w stosunku do obecnych wersji procesora MIPS) zwiększy szybkość wykonywania instrukcji w jednostkach potokowych procesora. Procesor H1 będzie oparty na nowych rozwiązaniach architektonicznych, umożliwiających efektywne wykorzystanie szerokiego pasma dostępu do pamięci.

Procesor H2, planowany dopiero w następnym dziesięcioleciu, ma zawierać nowe rozwiązania architektoniczne i ma być bardziej kompletnym systemem komputerowym w kostce niż jedynie mikroprocesorem. SGI przewiduje używanie go we wszystkich swych produktach - od stacji roboczych po superkomputery.