Architektura na nową dekadę

EMC wprowadza na rynek nową generację macierzy najwyższej klasy - Symmetrix DMX.

EMC wprowadza na rynek nową generację macierzy najwyższej klasy - Symmetrix DMX.

Architektura na nową dekadę

Macierz EMC Symmetrix DMX800 wykorzystuje te same elementy konstrukcyjne co macierz Clariion

Na premierę nowej macierzy Symmetrix klienci czekali aż dwa lata. Wykorzystując to opóźnienie, rywale EMC, w tym przede wszystkim Hitachi Data Systems i IBM, zdołali odebrać firmie istotną część lukratywnego rynku macierzy najwyższej klasy. EMC nie daje jednak za wygraną. Architektura i funkcjonalność nowej serii macierzy czynią ją jednym z największych i najwydajniejszych systemów pamięci masowych na rynku. Konkurenci EMC tracą tym samym swój ulubiony argument, że Symmetrix to jakoby "zabytek kultury technicznej".

Wydajność bez pośredników

Tym, co odróżnia nowe macierze Symmetrix od poprzednich wersji, jak również od produktów konkurentów, jest nowa architektura wewnętrzna o nazwie DMX - Direct Matrix. W starszych modelach z serii 8000 kontrolery, dyski i pamięć buforowa były łączone za pośrednictwem równoległych szyn o łącznej przepustowości rzędu tylko 1,6 GB/s. Konkurenci, borykający się z podobnym problemem wąskiego gardła, już kilka lat temu zaczęli stosować znacznie wydajniejszą architekturę opartą na przełącznikach Fibre Channel, co umożliwiło im osiąganie przepustowości rzędu 10 GB/s.

Poszukując wydajności, EMC zrezygnowała jednak zarówno z szyn równoległych, jak i technologii przełącznikowej. Zamiast nich firma zastosowała bezpośrednie łącza między kontrolerami domen pamięci cache (Cache Director) i pamięcią oraz między pamięcią a dyskowymi kontrolerami macierzowymi (Disk Director) - po osiem na każdym kontrolerze. Dedykowane łącza tworzą swoistą siatkę i stąd nazwa rozwiązania: Direct Matrix. Ponieważ każde łącze bezpośrednie działa niezależnie od pozostałych, nie ma potrzeby uzgadniania przerwań między urządzeniami. Nie ma też opóźnień wynikających z podejmowania decyzji o routingu, jak ma to miejsce w rozwiązaniach przełączanych - każdemu kontrolerowi są przypisane oddzielne, niezmienne ścieżki prowadzące do oddzielnych obszarów pamięci cache. Mimo zasadniczych zmian w architekturze sprzętu, macierze Symmetrix DMX wykorzystują ten sam system operacyjny i towarzyszące mu narzędzia do zarządzania, z których korzystały urządzenia poprzedniej serii - Symmetrix 8000.

Jak twierdzą przedstawiciele EMC, zrównoleglenie i brak opóźnień składają się na łączną przepustowość wewnętrzną rzędu aż 64 GB/s. W pierwszych dniach po premierze trudno jeszcze o wiarygodne testy potwierdzające lub przeczące tym rewelacjom. Amerykańscy analitycy specjalizujący się w rynku pamięci masowych są jednak przekonani, że nowa architektura ma przyszłość.

Skupieni na pamięci

Pamięć buforowa to dla EMC wciąż kluczowy element macierzy, stąd wiele uwagi poświęcono jej zabezpieczeniu i udoskonaleniu. Firma zrezygnowała z typowego mirroringu pamięci realizowanego na poziomie kontrolera domeny pamięci (Cache Director) uznając, że dublowanie to w sumie mało wysublimowana metoda ochrony, nie zapewniająca w istocie prawidłowego działania macierzy. Inżynierowie EMC poszli innym tropem. Ponieważ awarii ulegają zazwyczaj nie płyty główne, lecz umieszczane na nich karty z układami pamięci, to na nich skupili swoje wysiłki.

Niezależnie od mechanizmów ochronnych na poziomie ścieżek danych, takich jak kontrola parzystości czy sumy kontrolne (CRC), dla każdego 64-bitowego słowa kontroler znajdujący się na płycie z pamięcią generuje własny, aż 16-bitowy kod parzystości. Jest on przeplatany z danymi (64 bity), tworząc blok o długości 80 bitów, a następnie dzielony na dwadzieścia 4-bitowych sekwencji (nibbles). Każda sekwencja trafia do innego układu pamięci, dzięki czemu podsystem pamięci jest w stanie samodzielnie wykryć i usunąć błąd o długości aż 4 bitów. Na poziomie kontrolera domeny pamięci (Cache Director) można wykrywać i usuwać błędy o długości nawet 8 bitów. Stąd właśnie wzięła się nazwa technologii: SNCDND - (Single Nibble Correction, Double Nibble Detection).

Zastąpienie klasycznego mirroringu inteligentnym wykrywaniem i korekcją błędów na poziomie płyty z układami pamięci daje spore oszczędności: nadmiarowe dane zajmują 20%, a nie 50% pamięci, co przy tej samej pojemności zwiększa wydajność macierzy. Przyjęte rozwiązanie podnosi wydajność także w inny sposób. Mirroring nadzorowany z poziomu kontrolera domeny pamięci wymaga dwóch operacji przy odczycie danych i aż pięciu operacji przy zapisie. W macierzach Symmetrix DMX w obu przypadkach wystarczy jedna.

W nowej macierzy znalazła także zastosowanie znana m.in. z rozwiązań mainframe technologia TMR/MV - (Triple Modular Redundancy/ Majority Voting). Umożliwia ona trójdrożną, równoległą analizę spójności sygnałów z mechanizmem głosowania.

Aby zapobiec błędom sprzętowym, każdy z trzech układów analizujących pochodzi od innego producenta. Do tego dochodzi zwrotna kontrola sygnałów (wydzielona ścieżka powrotna, pozwalająca sprawdzić, czy wysyłany sygnał dotarł do odbiornika w nie zmienionej postaci), kontrola długości trwania operacji, globalna kontrola adresowania pamięci oraz sprawdzanie poprawności struktury i zawartości wywołań I/O, a także wydzielone układy kontrolno-pomiarowe z własną, niezależną logiką.


TOP 200