Po trudnym okresie mentalnego zmagania się z sukcesami AMD Intel znów połknął bakcyla współzawodnictwa i prze do przodu na wszystkich frontach.

Konferencje Intel Developer Forum (IDF) są przeznaczone przede wszystkim dla specjalistycznych firm współpracujących z Intelem i przygotowujących produkty wykorzystujące jego platformy. Dominującym elementem konferencji odbywających się dwa razy do roku są prezentacje techniczne produktów oraz planów rynkowych. Bezpośrednie spotkania umożliwiają wyjaśnienie zawiłych zagadnień technicznych i pozyskanie informacji zwrotnej.

Intel nie zapomina jednak o szerszej publiczności. Podczas IDF w San Francisco ogłosił dość szczegółowy plan wprowadzania nowych 4-rdzeniowych modeli układów procesorowych Conroe dla komputerów PC i serwerów, których pierwsza premiera jest planowana na listopad br. Była też mowa o kolejnej wersji platformy Centrino, 50 nowych instrukcjach x86 oraz uniwersalnych układach dla systemów pamięci masowych (kontroler SATA, SAS, Fibre Channel w jednym układzie scalonym).

Dla miłośników architektur futurystycznych firma przygotowała prezentację prototypowych procesorów zawierających 80 rdzeni, które mają mieć wydajność rzędu teraflopów. Prawdopodobnie pod wpływem działań AMD (otwarta specyfikacja HyperTransport i gniazd procesorowych) Intel zapowiedział na konferencji otwarcie specyfikacji szyny FSB i nowej wersji PCI Express.

Rdzenie się mnożą

Zgodnie z oczekiwaniami w listopadzie br. trafią na rynek pierwsze 4-rdzeniowe układy Core 2 Extreme (nazwa kodowa Kentsfield) o częstotliwości 2,66 GHz, przeznaczone przede wszystkim dla miłośników gier, a także serwerowe układy Xeon 5300. Intel potwierdził w ten sposób znane już od kilku miesięcy informacje o przyspieszonym cyklu wprowadzania nowej generacji układów wielordzeniowych. Procesory mają być istotnie wydajniejsze od dotychczasowych modeli. Według Intela, Core 2 Extreme będzie o ok. 70% szybszy od wprowadzonych w czerwcu układów Core 2 Duo, a Xeon 5300 - o 50% wydajniejszy niż Xeon 5100 (Woodcrest).

Układy będą wyposażone w 4 MB pamięci buforowej L2 współdzielonej przez rdzenie CPU i szynę systemową FSB o częstotliwości 1066 GHz. Procesory Xeon 5300 będą dostępne w 4 wersjach (od 1,6 do 2,66 GHz), a zużycie mocy w najwydajniejszym modelu ma nie przekraczać 120 W. Więcej energii (ok. 130 W) będzie zużywał tylko układ Core 2 Extreme - przeznaczony dla fanów gier.

W pierwszym kwartale 2007 r. na rynek trafią kolejne procesory z czterema rdzeniami. Będzie to Core 2 Quad (Q6600, zegar 2,4 GHz) oraz Xeon o kodowej nazwie Clovertown. Te układy będą już znacznie lepiej zoptymalizowane pod kątem emisji ciepła. Intel deklaruje, że pierwszy z nowych modeli Xeon będzie mieć moc nie większą niż 80 W, a nieco później pojawi się też jego wersja niskonapięciowa o mocy rzędu 50 W. W tym samym czasie na rynek trafi prawdopodobnie 4-rdzeniowy Xeon 3200 przeznaczony dla jednoprocesorowych stacji roboczych. W planach Intela jest też model Core 2 Quad dla notebooków.

Dziś superkomputer, jutro stacja robocza

Intel zaprezentował prototyp procesora o teraflopowej wydajności (jeden TeraFLOP to 10 potęgi 12 operacji zmiennoprzecinkowych na sekundę), który być może już za 5 lat umożliwi zastąpienie obecnych superkomputerów przez jeden układ scalony. Prototyp zawiera 80 względnie prostych, zintegrowanych na jednej płytce krzemowej jednostek CPU pracujących z częstotliwością 3,1 GHz (o wydajności ok. 10 gigaflopów każda). Układ ten służy obecnie do testowania różnych schematów połączeń w celu wybrania najlepszej strategii umożliwiającej maksymalizację wydajności systemu.

Procesor wykorzystuje szynę systemową o przepustowości sięgającej TB/s oraz interfejs I/O o podobnie wysokiej szybkości transmisji. Jednostki CPU wykorzystują niewielki zestaw instrukcji do obliczeń zmiennoprzecinkowych - prototyp nie jest zgodny z architekturami x86 ani też z EPIC (Itanium). Na płytce zintegrowany jest też układ routera sterujący wymianą danych między jednostkami CPU, a także komunikacją z pamięcią RAM. Oprócz tego bezpośrednio do układu podłączona jest pamięć SRAM o pojemności 20 MB i przepustowości sięgającej TB/s.

Nowe platformy Centrino i Ultra Mobile

Na początku przyszłego roku pojawi się kolejna wersja platformy dla notebooków - Centrino Duo (kodowa nazwa Santa Rosa), a w pierwszej połowie 2007 r. nowa platforma Intel Ultra Mobile PC - szczególnie lekkie notebooki nowej generacji. Intel ujawnił niektóre szczegóły dotyczące tych rozwiązań.

Oprócz nowej generacji procesorów Core 2 Duo elementem Centrino Duo będą interfejsy bezprzewodowe 802.11n i WiMAX. Ponieważ premiera nowej platformy nastąpi jeszcze przed oficjalną publikacją specyfikacji standardu 802.11n, podczas IDF Intel ogłosił nawiązanie bezpośredniej współpracy z producentami sprzętu dla sieci bezprzewodowych, m.in. D-Link, Linksys i Netgear, w celu zapewnienia zgodności między interfejsami i stacjami dostępowymi pochodzącymi od różnych firm. Dodatkowo tym razem we współpracy z Nokią Intel zamierza wprowadzić możliwość wyposażania notebooków Centrino Duo w zintegrowane interfejsy do sieci telefonii komórkowej 3G.

Nowa generacja Centrino Duo będzie też zawierać niektóre rozwiązania z platformy vPro. Będą to przede wszystkim chipset i oprogramowanie obsługujące bezprzewodową wersję Intel AMT (Active Management Technology). AMT umożliwia zdalne zarządzanie notebookiem nawet wtedy, gdy system operacyjny nie jest uruchomiony. Intel opracował też układy, które mają dwukrotnie skrócić czas wychodzenia notebooków ze stanu hibernacji, a także istotnie skrócić czas ładowania systemu operacyjnego. Będą one m.in. współpracować z nowej generacji dyskami wyposażonymi w zintegrowaną pamięć Flash.

Z kolei platforma Ultra Mobile PC będzie wykorzystywać procesory pobierające około połowy energii wymaganej przez układy dostępne dzisiaj, a jednocześnie mające o 75% mniejsze wymiary. Na razie trudno jeszcze ocenić ich rzeczywiste parametry, ale przedstawiciele Intela zapewniają, że będą to "komputery o wysokiej wydajności umożliwiające jednocześnie znacznie dłuższą niż obecnie pracę przy zasilaniu z akumulatorów". Widać, że konkurencja ze strony Via i innych mniej znaczących producentów zmobilizowała inżynierów Intela do bardziej wytężonej pracy.

Uniwersalne pamięci masowe

Emulex i Intel zaprezentowały na IDF nowe rodziny zgodnych ze sobą kontrolerów i układów I/O przeznaczonych do instalacji w pamięciach masowych. Procesory mają zintegrowaną konstrukcję umożliwiającą obsługę wielu różnych protokołów wykorzystywanych w urządzeniach SAN/NAS, co ma pozwolić na budowę tańszych i bardziej uniwersalnych systemów pamięci niż było to możliwe dotąd.

Zaprezentowano w sumie 7 modeli procesorów (3 przedstawił Emulex, a 4 Intel) wyposażonych m.in. w interfejsy Fibre Channel, SAS i SATA. Według Intela, jeden taki procesor może zapewnić funkcjonalność, która dotąd wymagała instalacji 2-5 oddzielnych układów. Oznacza to oszczędność powierzchni, energii i niższe koszty budowy urządzeń.

Pierwsze pamięci masowe wykorzystujące nowe układy mają się pojawić na rynku pod koniec tego roku, mimo że na razie ani przedstawiciele firmy Emulex, ani Intela nie ujawniają jakie firmy są zainteresowane tymi układami. Wśród klientów obu firm można jednak wymienić większość liczących się producentów pamięci, jak: Dell, EMC, Hewlett-Packard, IBM, Network Appliance i Sun Microsystems.

Układ Emulex IOP 502M I/O Processor jest wyposażony w dwa porty FC 4 Gb/s i cztery SAS/SATA 3 Gb/s, zaś dwa układy: IOC 504 I/O Controller oraz IO504 I/O Processor udostępniają po 4 interfejsy FC 4 Gb/s. Układy Intel IOP341 I/O i IOP342 I/O wyposażone są odpowiednio w jedno- i dwurdzeniowy procesor (ten drugi układ umożliwia jednoczesne uruchamianie dwóch różnych aplikacji) oraz Intel IOP348 I/O Processor i IOC340 I/O Controller zawierające po 8 interfejsów SAS/SATA 3 Gb/s. Układy Emulex IOP502M i Intel IOP348 mają dodatkowe, zintegrowane kontrolery RAID.

Wszystkie procesory wykorzystują opracowaną przez Emulex technologię SLI (Service Level Interface), która zapewnia, że każda aplikacja przygotowana dla jednego z tych procesorów może pracować w systemach wykorzystujących dowolny z prezentowanych układów.

Procesor do zadań specjalnych

I

ntel zdecydował się na udostępnienie specyfikacji szyny systemowej FSB innym producentom, co otwiera pole do opracowywania specjalizowanych procesorów, które mogą być podłączane bezpośrednio do układów intelowskich oraz we współpracy z IBM i PCI SIG przygotowuje nową wersję otwartej specyfikacji szyny PCI Express (projekt Geneseo), ułatwiającej podłączanie do systemu dodatkowych układów. Firmy Xilinx i Altera ogłosiły, że rozpoczęły opracowywanie programowalny procesorów FPGA (Field Programmable Gate Array) zgodnych z otwartą specyfikacją. Zazwyczaj w tej formie budowane są akceleratory skomplikowanych algorytmów.

Posunięcie Intela to z pewnością odpowiedź na ostatnie działania AMD. Firma ta już kilka lat temu zdecydowała się na publikację specyfikacji swojej szyny systemowej HTX (HyperTransport). Na rynku pojawia się wiele specjalizowanych konstrukcji kart rozszerzeń i koprocesorów dla systemów AMD Opteron przygotowywanych m.in. przez Xilinx, Altera, XtremeData lub DRC. Podobną inicjatywę ogłosił również IBM, który udostępnia swoim partnerom szczegóły techniczne w ramach organizacji Power.org. Ostatnio AMD podwyższyło stawkę, otwierając sprzętową specyfikację gniazd procesorów Opteron rev F.

Na efekty działań Intela wypada poczekać. Pewne jest jedno - firma raczej na tym nie straci. Z drugiej strony partnerzy Intela muszą pamiętać, że opracowywanie koprocesorów wymaga kilku lat pracy, a Intel już za 1-2 lata zamierza zrezygnować z FSB na rzecz nowej architektury zwanej na razie CSI (Common System Interconnect). To będzie wymagało zasadniczej zmiany architektury również po stronie akceleratorów. Pierwszymi procesorami obsługującymi szynę CSI będą nowe układy Itanium, które mają się pojawić na rynku w 2008 r.

Natomiast Geneseo to projekt w ramach PCI SIG, którego celem jest otwarta specyfikacja szybkiego szeregowego interfejsu PCI Express, który ma znaleźć zastosowanie w serwerach. Inicjatywie przewodzą Intel i IBM, jednak poparcie jest szersze i obejmuje praktycznie całe środowisko producentów rozwiązań serwerowych, w tym Adaptec, Broadcom, EMC, Emulex, Cisco, Novell, Sun Microsystems itd.

Nowa szyna ma wyeliminować opóźnienia i problemy powstające, gdy dodatkowe systemy są podłączane do obecnej wersji PCI Express, a wynikające z architektury, która separuje procesor od urządzeń zewnętrznych i wymaga stosowania mało efektywnych mechanizmów typu master-slave. Opracowanie, a później zatwierdzenie przez organizację PCI SIG nowej wersji PCI Express zajmie najprawdopodobniej przynajmniej rok, a na wykorzystujące ją systemy trzeba będzie zaczekać ok. 2 lat.