Procesor jutra = nowe (architektura + technologia półprzewodnikowa + oprogramowanie)

Na łamach amerykańskiej prasy komputerowej ukazały się ostatnio dość intrygujące informacje na temat prowadzonych wspólnie przez Intel oraz Hewlett-Packard prac mających na celu opracowanie nowych technologii mikroprocesorowych, które będzie można stosować na najszerzej pojętym rynku komputerowym - począwszy od komputerków naręcznych po superkomputery.

Na łamach amerykańskiej prasy komputerowej ukazały się ostatnio dość intrygujące informacje na temat prowadzonych wspólnie przez Intel oraz Hewlett-Packard prac mających na celu opracowanie nowych technologii mikroprocesorowych, które będzie można stosować na najszerzej pojętym rynku komputerowym - począwszy od komputerków naręcznych po superkomputery.

Powstały już w połowie 1994 r. team Intel/HP rozpoczął swoją działalność na kilku obszarach techniki. Są to:

1) Optymalizacja architektury mikroprocesorów pracujących w stacjach roboczych i serwerach oraz dla zastosowań sieciowych;

2) Udoskonalenie technologii półprzewodnikowych w takim kierunku aby jak największej częstotliwości taktowania w możliwie dużej objętości półprzewodnika odpowiadały niezbyt duże koszty wytwarzania;

3) Wyprodukowanie takich narzędzi programistycznych i kompilatorów, które spowodują rewolucję w działaniu oraz właściwościach procesorów - przy zachowaniu pełnej zgodności binarnej z dotychczasowym oprogramowaniem Intel i PA RISC.

Projektowany układ będzie 64-bitowym procesorem obsługującym zestawy instrukcji o dużej długości tzw. VLIW (Very Long Instruction Word). Przewiduje się, że nowy produkt ukaże się na rynku najwcześniej w 1997 r. Warto dodać, że Microsoft zamierza wbudować w nowo opracowywany system operacyjny Memphis obsługę rozkazów typu VLIW.

O porozumieniu HP/Intel pisaliśmy w CW, nr 21 z br. (artykuł "Procesory rocznik '95").

Saga rodu PA RISC

W połowie lat 80. Hewlett-Packard wybrał do budowy swoich unixowych wyrobów (jako pierwszy na świecie) procesory typu RISC. W wyniku tej decyzji w 1992 r. pojawiła się na rynku cała rodzina procesorów PA RISC (Precision Architecture RISC) - począwszy od procesora 7100, przez układ 7150 aż do najnowszego członka rodziny (debiut w marcu br.) procesora 7200. W dalszej kolejności ukażą się PA RISC 8000 oraz PA RISC 9000. Właśnie ten ostatni będzie najprawdopodobniej jednocześnie intelowskim P7.

Hewlett-Packard nie jest osamotniony w opracowywaniu i wdrażaniu rozwiązań opartych na procesorach PA RISC. W 1992 r. powstała organizacja PRO (Precision RISC Organisation) skupiająca firmy, zajmujące się budową produktów opartych na tym typie procesorów, takie jak: Computervision, Convex, Hitachi, Hughes Aircraft, Mistsubishi, Oki, Oracle, Samsung i wiele innych. O popularności zastosowań PA RISC może świadczyć podział światowego rynku 1994 r. urządzeń opartych na procesorach RISC - to właśnie procesory PA zajęły na nim aż 32,7% wartości tego rynku, zajmując tym samym czołowe miejsce (patrz dołączony wykres).

Niestety, tempo rozwoju współczesnej technologii jest tak szalone, że coraz więcej firm znajdując się pod ogromną presją konkurencji wprowadza na rynek produkty niezbyt sprawdzone i pewne - tak było w przypadku procesora Pentium, podobna historia przydarzyła się niedawno także firmie Hewlett-Packard.

Błędy wykryte w niektórych partiach procesorów PA-7100 i PA-7150 (objawiało się to w rezultacie przetwarzania szczególnej sekwencji danych pojawieniem się na ekranie komputera komunikatu "system machine check" i groziło uszkodzeniem danych systemu) skłoniły firmę HP do bezpłatnej wymiany procesorów w ok. 20 tys. komputerów (patrz CW 19 z br.). Wydaje się - zjawisko to będzie towarzyszyło producentom nowych generacji procesorów.

W kwietniu br. HP wszedł na rynek z nową serią unixowych serwerów HP 9000 klasy K wyposażonych w najnowszy procesor PA RISC 7200/100 MHz. Urządzenie tego typu Hewlett-Packard Polska prezentował także na ostatnich targach Infosystem w Poznaniu. Serwery K mogą mieć do czterech procesorów SMP, wyposażono je w 64-bitową, multipleksowaną szynę o nazwie Runway, pozwalającą na przesyłanie danych z szybkością 768 MB/s. Prostsze modele serwerów K można rozbudować nawet do urządzenia przystosowanego do pracy 64-bitowej z wykorzystaniem procesora PA 8000. Pod tym względem jest to inwestycja, zabezpieczająca przez wiele lat poniesione nakłady na jej zakup. Jednoprocesorowy serwer K kosztuje ponad 20 tys. USD, maszyna czteroprocesorowa ok. 100 tys. USD. Są one wyposażone w nową, udoskonaloną wersję systemu operacyjnego HP-UX 10.0. W przygotowaniu są jednocześnie nowe, pracujące przy wyższych częstotliwościach wersje procesora PA 7200.

Na lato br. zapowiadane jest ukazanie się na rynku stacji roboczych HP 9000 seria 700 wyposażonych w procesor PA 7200.

Procesor PA RISC 8000

Tymczasem już za rok czasu ukaże się najnowszy produkt HP - procesor PA 8000. Będzie to 4-potokowy układ, który można porównywać pod względem szybkości przetwarzania danych z procesorem Alpha firmy Digital czy R 10 000 firmy MIPS - wydajność podana przez HP wynosi ponad 360 SPECint92 oraz ponad 550 SPECfp92 (w celu porównania patrz cyt./w. artykuł specyfikujący wydajności innych procesorów). Praca 64-bitowego procesora PA 8000 zapewni pełną binarną zgodność z dotychczasowymi (i przyszłymi) implementacjami PA RISC.

Praca PA 8000 jest oparta na technice tzw. "Inteligent Execution" - wykonywania instrukcji poza kolejnością, co pozwala na osiągnięcie maksimum wydajności superskalarnej układu. Instrukcje są wykonywane od razu, gdy tylko są rozstrzygnięte wzajemne zależności między danymi - bez względu na wejściową sekwencję kolejności instrukcji. Podobną filozofię postępowania stosują zresztą techniki klasy Dynamic Execution, implementowane w procesorze P6, NX586 czy M1.

Aby osiągnąć dużą wydajność przetwarzania każdy PA 8000 składa się aż z 10 jednostek wykonawczych - w tym dwie do obsługi liczb całkowitych i cztery dla liczb zmiennoprzecinkowych (dwie mnożąco-sumujące i dwie dzieląco- pierwiastkujące).

Taki układ pozwala na równoległe przetwarzanie do czterech operacji zmiennoprzecinkowych w jednym cyklu zegara.

Całość wykonana jest w technologii CMOS, 0,5 mikrometra, 3,3 V.

Procesor P7/PA 9000

Wspólnie opracowywany przez Intel i HP procesor P7/PA 9000 (sprawę nazwy traktujmy raczej symbolicznie) opiera się w swym działaniu na architekturze VLIW (Very Long Instruction Word). Szacuje się, że gotowy układ w czasie sekundy będzie mógł wykonać do 1 mld (1 GIPS) operacji.

Koncepcja VLIW polega w dużym skrócie na tym, że w celu optymalizacji działania procesora kompilator (a nie wykonawcze, sprzętowe układy logiczne) porządkuje operacje już na etapie kompilacji pliku źródłowego, jednocześnie dodając do kodu wynikowego informacje potrzebne dla procesora. Powstające długie instrukcje mogą być równolegle przetwarzane przez odpowiednie moduły procesora. Aby uniknąć każdorazowej rekompilacji (co wyklucza zgodność binarną dotychczas programów Intel i PA RISC) rolę kompilatora może spełniać specjalny moduł zawarty w systemie operacyjnym.

Dzięki takiej filozofii pracy można znacznie uprościć budowę procesora i osiągnąć dużą sprawność działania układu przy niskich kosztach wytwarzania. Komputery wyposażone w P7/PA 9000 będą mogły pracować pod kontrolą HP-UX, a przy dodatkowym wsparciu sprzętowym będą mogły wykonywać także instrukcje x86. Zapewnić to ma pełną kompatybilność binarną w trakcie ich pracy.

Prawdopodobnie nowy procesor będzie projektowany przy wykorzystaniu technologii o rozdzielczości mniej niż 0,3 mikrometra i napięciu zasilającym 3,3 V.

W celu komercyjnej reprodukcji treści Computerworld należy zakupić licencję. Skontaktuj się z naszym partnerem, YGS Group, pod adresem [email protected]

TOP 200