Standardowe metody badań chemicznych prowadzonych w laboratoriach stały się zbyt drogie. Dzięki postępowi technologicznemu możliwe są symulacje cyfrowe, które przynoszą oszczędność czasu, pieniędzy i materiałów.

Opracowano wiele metod symulacyjnych odpowiednich do badania zjawisk zachodzących w układach molekularnych. Do obliczeń stosowane są komputery, klastry komputerowe lub superkomputery. Ich moc obliczeniowa jest bardzo duża, lecz niewystarczająca do analizy zjawisk zachodzących w gęstych ośrodkach cząsteczkowych i wielocząsteczkowych, takich jak ciecze złożone (np. polimery lub łańcuchy białek). Dotychczas nie zbudowano urządzenia, które umożliwiałoby analizę zjawisk w tak skomplikowanych układach. Obecnie dzięki wieloletniej pracy polskich naukowców z Katedry Fizyki Molekularnej oraz Katedry Mikroelektroniki i Technik Informatycznych Politechniki Łódzkiej sytuacja może się zmienić. Na terenie Technoparku Łódź od 2014 r. powstaje Analizator Rzeczywistych Układów Złożonych (ARUZ). Wykonawcą jest firma Ericpol. Jest to pierwsza na świecie tak duża maszyna dedykowana, która otworzy nowe możliwości naukowcom i przyczyni się do rozwoju wielu gałęzi przemysłu.

Początki ARUZa sięgają przełomu wieku, kiedy to w latach 90. XX w. prof. Tadeusz Pakuła wymyślił algorytm DLL (Dynamic Lattice Liquid). Profesor Pakuła był absolwentem Wydziału Fizyki Uniwersytetu Łódzkiego, pracował najpierw w Centrum Badań Molekularnych i Makromolekularnych Polskiej Akademii Nauk w Łodzi, następnie w Instytucie Maxa Plancka Badań Polimerów w Moguncji w Niemczech oraz w Katedrze Fizyki Molekularnej Politechniki Łódzkiej. Wykorzystując algorytm DLL do badań układów wielocząsteczkowych, można uzyskać niedostępne doświadczalnie informacje, dzięki którym możliwe będzie projektowanie nowych materiałów zawierających struktury makrocząsteczek o określonych, pożądanych właściwościach. Można będzie także modelować reakcje polimeryzacji z uwzględnieniem subtelnych efektów dyfuzyjnych, których znajomość jest niezbędna w przetwórstwie chemicznym.

Komputer to za mało

Początkowo symulacje w gęstych układach cząsteczkowych wykonywane były za pomocą powszechnie dostępnych komputerów. Jeden cykl obliczeniowy trwał tygodnie, a nawet miesiące. Mimo niewielkiej wydajności symulacje DLL miały istotne znaczenie, ponieważ otrzymane wyniki były zbieżne z uzyskanymi w laboratorium. Był to kolejny bodziec do przyspieszenia prac nad ARUZem. Dlaczego? W laboratorium badacz ma do czynienia z substratami i produktem. Trudno natomiast podejrzeć, jak zachodzi reakcja. Aby sprawdzić, jaki osiągniemy rezultat po zmianie parametrów takich jak ciśnienie, temperatura, czy procentowy udział poszczególnych składników, trzeba powtórzyć cały proces. To z kolei generuje koszty. Symulacja umożliwia swobodne, wielokrotne sprawdzanie, który z parametrów gwarantuje optymalny rezultat.

Pozytywna weryfikacja modelu DLL prof. Pakuły zachęciła naukowców z Politechniki Łódzkiej do prac nad urządzeniem prototypowym, które odwzorowałoby swoją strukturą obliczeniową strukturę przestrzenną badanego obiektu chemicznego. Dzięki temu udałoby się przejść od szeregowych symulacji komputerowych do symulacji z wykorzystaniem maszyny dedykowanej, która wykonałaby operacje jednocześnie dla wszystkich cząsteczek (maszyna równoległa). Tę zakładaną równoległość, która jest naturalną cechą algorytmu DLL, miało zapewnić urządzenie o konstrukcji sieci przestrzennej. W każdym węźle sieci znajdować się będzie jedna cząsteczka symulowanego układu.

Najnowsza technologia

Koncepcja zakładająca przejście od symulacji szeregowych do równoległych powstała ok. 2000 r. Okazało się, że optymalnym rozwiązaniem technicznym jest zastosowanie do budowy symulatora równoległego programowalnych układów logicznych FPGA. Zastosowanie FPGA umożliwia konstruowanie modułów elektronicznych, które są w stanie na poziomie sprzętowym realizować różne zadania, w zależności od konfiguracji samych FPGA. Specjalizowane oprogramowanie pozwala na przetworzenie schematu elektrycznego projektowanego urządzenia na listę połączeń układu FPGA. Jednym z pierwszych użytkowników technologii FPGA w Polsce jest właściciel Biura Projektowego Profesjonalnych Urządzeń Elektronicznych FOREL w Łodzi dr inż. Witold Zatorski, autor projektów rozwiązań elektronicznych ARUZa i wcześniej opracowanych prototypów symulatorów DLL, konsultant Ericpola.

Naukowcy z Katedry Fizyki Molekularnej oraz Katedry Mikroelektroniki i Technik Informatycznych we współpracy z dr. Zatorskim zrealizowali dwa projekty badawcze i zbudowali prototypy z zastosowaniem układów FPGA. Dzięki tym prototypowym urządzeniom możliwe stało się wykonanie symulacji, podczas której wszystkie cząsteczki układu poruszyły się w jednej chwili. Następnie należało znaleźć źródła finansowania budowy tak potężnej maszyny. Budowa ARUZa została włączona w program projektu Europejskiego Centrum Bio- i Nanotechnologii, jaki w roku 2009 został opracowany na Politechnice Łódzkiej. Projekt ten został wniesiony przez Politechnikę Łódzką jako aport do łódzkiego Technoparku i był podstawą realizacji nowej części Technoparku – BioNanoPark.

W założeniu Analizator Rzeczywistych Układów Złożonych, czyli urządzenie docelowe, ma umożliwić symulację układów molekularnych składających się z ponad miliona cząsteczek. Aby ten efekt osiągnąć, w jednym układzie FPGA trzeba umieścić od kilkudziesięciu do nawet 100 węzłów sieci, w zależności od stopnia złożoności badanej substancji. ARUZ składa się obecnie 27 000 układów FPGA i taka ich

liczba z pewnością wystarczy do zapisania ok. 3 mln węzłów sieci.

Rozwiązania do zadań specjalnych

ARUZ ma specyficzne wymagania techniczne. Charakteryzuje się znacznym poborem energii i w trakcie pracy będzie pochłaniał ok. 0,5 MW mocy. Aby zapewnić ciągłość pracy i zmniejszyć zagrożenia płynące z nagłego spadku napięcia w sieci energetycznej, należało zaprojektować specjalną instalację elektryczną. Składa się ona z zasilacza awaryjnego UPS, który podtrzymuje zasilanie, obsługuje stany awaryjne oraz filtruje zakłócenia sieci energetycznej. Pobierane z zasilacza UPS napięcie trafia do 240 lokalnych zasilaczy niskiego napięcia tak, że każdy z nich obsługuje 12 lub 13 modułów elektronicznych. W każdym module napięcie to jest ponownie obniżane, aby odpowiadało wymaganiom układów FPGA. Moc, którą pobierają FPGA, zależy od liczby i stopnia komplikacji zaprogramowanych w nich węzłów sieci. Im trudniejszy algorytm, tym większy pobór energii.